數位積體電路雛型系統設計

本書共含六個章節，適合大二至大四「數位積體電路雛型系統設計」相關課程，也適合自修。本書撰寫擬從最簡單的方式切入，第1章複習硬體描述語言基本語法，第2章主要目的讓讀者養成好的設計習慣，而不強調語法或者抽象難懂的數學模型之解說，以最直覺的觀點讓讀者從狀態指定 (state assignments)、狀態轉換 (state transitions)、有限狀態機動作輸出 (actions)、繪製系統方塊圖、撰寫硬體描述語言。讀者可以發現，僅僅使用if-the或者case-when這樣簡單的語法就足以設計複雜的系統，並且系統極容易除錯與維護。

建立好的設計觀念以及習慣之後，第3章「FPGA硬體之波形　──　VeriComm之功能說明」可以讓讀者進行實驗時讀取真實硬體之波形，不再是單純模擬。第4章「搭配FPGA之虛擬周邊　──　VeriInstrument」為使用虛擬周邊，例如七段顯示器、LCD矩陣等，用來觀察硬體波形與硬體控制的反應，彼此互相對照，這樣的實驗設計，讀者可以快速更換零件、瞭解硬體描述語言寫法 (coding style) 會產生的真實硬體行為，並且不用擔心零件損壞的問題。

第5章之後為軟硬體共同設計，瞭解硬體與軟體之間分工與互動的過程，建立將來學習矽智財設計時必備的觀念，但卻不必瞭解深奧難懂的平台式系統晶片內部匯流排協定與架構。而為了讓讀者能夠挑戰進階的系統實驗，我們將軟硬體設計分開成兩個篇章，最後，第6章以廣泛被使用的Matlab Simulink模型化設計工具來搭配FPGA硬體，讀者便可以運用前面章節中的知識，遨遊系統層級設計的領域，以便順利進入系統晶片設計的下一個學習階段。

陳朝烈

學歷：國立成功大學 資訊工程博士、大同工學院 資訊工程系
現職：國立高雄第一科技大學 電子工程系 副教授
經歷：崑山科技大學 電子工程系 助理教授、副教授
專長：通訊網路系統晶片(SoC)與矽智財設計、無線通訊網路嵌入式系統、影像處理、機器學習、計算理論
 

1 VHDL的基本概念
2 數位IC雛型設計範例
3 FPGA硬體之波形-VeriComm之功能說明
4 搭配FPGA之虛擬周邊-VeriInstrument1
5 軟硬體共同設計入門篇-硬體描述語言RTL與C程式語言之共同設計與模擬
6 軟硬體共同設計進階篇-模型化設計使用
附錄A VeriComm-FPGA腳位資訊
附錄B VeriInstrument-FPGA腳位資訊
附錄C 軟體安裝手冊