數位邏輯設計（精裝本）（第二版）

目錄第1章數目系統與數碼11.1數目基底與補數21.1.1數目的基底21.1.2補數的取法41.1.3補數的簡單應用—減法71.2未帶號數目系統81.2.1二進制數目系統81.2.2八進制數目系統121.2.3十六進制數目系統171.2.4二進制算術運算231.3帶號數表示法251.3.1正數表示法251.3.2負數表示法261.3.3帶號數表示範圍281.4帶號數算術運算301.4.1帶號大小表示法301.4.21補數表示法321.4.32補數表示法34xii1.5文數字碼與數碼371.5.1文數字碼371.5.2十進制碼381.5.3格雷碼421.6錯誤偵測與更正碼461.6.1錯誤偵測碼461.6.2錯誤更正碼481.7參考資料511.8習題51第2章交換代數552.1布林代數562.1.1布林代數的公理562.1.2布林代數的基本定理582.2交換代數642.2.1基本定義652.2.2交換函數672.2.3邏輯運算子712.3交換函數標準式752.3.1最小項與最大項752.3.2標準(表示)式782.3.3標準式的互換812.3.4交換函數性質822.4交換函數與邏輯電路842.4.1基本邏輯閘842.4.2邏輯閘的基本應用87xiii2.4.3交換函數的執行882.5VerilogHDL介紹912.5.1HDL基本概念912.5.2程式模組基本結構922.5.3基本邏輯閘電路942.5.4模擬與測試972.6參考資料1002.7習題100第3章數位積體電路1073.1邏輯閘相關參數1083.1.1電壓轉換特性1083.1.2雜音邊界1113.1.3扇入與扇出1133.2TTL邏輯族系1153.2.1二極體與電晶體1163.2.2標準TTLNOT閘1223.2.3TTL基本邏輯閘1243.2.4TTL邏輯族系輸出級電路1253.3CMOS邏輯族系1303.3.1基本原理1303.3.2CMOS基本邏輯閘1363.3.3CMOS邏輯族系輸出級電路1413.3.4三態緩衝閘類型與應用1453.4*ECL邏輯族系1473.4.1*射極耦合邏輯閘電路147xiv3.5VerilogHDL1493.5.1開關邏輯元件1493.5.2三態邏輯閘1503.5.3線接邏輯1513.6參考資料1533.7習題153第4章交換函數化簡1574.1基本概念1584.1.1簡化準則1584.1.2代數運算化簡法1594.2卡諾圖化簡法1624.2.1卡諾圖1634.2.2卡諾圖化簡程序1674.2.3最簡POS表式1724.2.4未完全指定交換函數1734.2.5五個變數卡諾圖1754.2.6變數引入圖法1774.3最簡式求取方法1804.3.1質隱項表1814.3.2Petrick方法1844.3.3探索法1854.4參考資料1894.5習題190xv第5章邏輯閘層次電路設計1955.1組合邏輯電路設計與分析1965.1.1組合邏輯電路設計1965.1.2組合邏輯電路分析2005.1.3組合邏輯電路的執行2025.2邏輯閘層次組合邏輯電路2035.2.1兩層邏輯閘電路2045.2.2多層邏輯閘電路2105.3組合邏輯電路時序分析2155.3.1邏輯突波2155.3.2函數突波2185.3.3無邏輯突波邏輯電路設計2215.4VerilogHDL2235.4.1邏輯閘傳播延遲2245.4.2資料流程層次2265.4.3行為層次2305.4.4測試標竿程式2335.5參考資料2355.6習題235第6章組合邏輯電路模組設計2436.1解碼器2446.1.1解碼器電路設計2446.1.2解碼器的擴充2476.1.3執行交換函數248xvi6.2編碼器2506.2.1編碼器(優先權編碼器)電路設計2506.2.2編碼器的擴充2556.3多工器2566.3.1多工器電路設計2566.3.2多工器的擴充2616.3.3執行交換函數2636.4解多工器2656.4.1解多工器電路設計2656.4.2解多工器的擴充2686.4.3執行交換函數2716.5比較器2726.5.1大小比較器電路設計2726.5.2比較器的擴充2756.6算術運算電路設計2766.6.1二進制加/減法運算電路2766.6.2BCD加法運算電路2856.6.3二進制乘法運算電路2876.7VerilogHDL2896.7.1基本組合邏輯電路模組2896.7.2階層式設計概念2926.7.3函數與工作2946.8參考資料2956.9習題296xvii第7章同步序向邏輯電路3017.1序向邏輯電路概論3027.1.1基本電路模式3027.1.2序向邏輯電路表示方式3047.1.3記憶元件3097.2同步序向邏輯電路設計與分析3197.2.1同步序向邏輯電路設計3207.2.2由特性函數求激勵函數3267.2.3狀態指定3287.2.4同步序向邏輯電路分析3317.3狀態化簡3347.3.1完全指定狀態表化簡3347.3.2未完全指定狀態表化簡3387.4VerilogHDL3467.4.1正反器3467.4.2同步序向邏輯電路3497.5參考資料3537.6習題353第8章計數器與暫存器3618.1計數器設計與分析3628.1.1非同步(漣波)計數器設3628.1.2同步計數器設計3668.1.3計數器分析3728.1.4商用MSI計數器376xviii8.2暫存器與移位暫存器3798.2.1暫存器3798.2.2移位暫存器3818.2.3隨意存取記憶器(RAM)3848.3移位暫存器的應用3868.3.1資料格式轉換3878.3.2序列產生器3898.4時序產生電路3958.4.1時脈產生器3958.4.2時序產生器3998.4.3數位單擊電路4018.5VerilogHDL4048.5.1計數器電路4058.5.2移位暫存器與應用4078.6參考資料4088.7習題409第9章非同步序向邏輯電路4159.1非同步序向邏輯電路設計與分析4169.1.1電路基本模式4169.1.2基本模式電路設計4199.1.3脈波模式電路設計4299.1.4非同步序向邏輯電路分析4339.2元件延遲效應與狀態指定4379.2.1邏輯突波4389.2.2競賽與循環439xix9.2.3狀態指定4439.2.4基本突波4519.3參考資料4569.4習題456第10章數位系統設計---使用ASM圖/RTL46310.1數位系統設計策略46410.1.1結構化數位系統設計46410.1.2設計方法46710.2ASM圖46810.2.1ASM圖46810.2.2ASM圖與狀態圖的等效47110.2.3ASM圖的執行47310.3資料處理單元設計與執行47510.3.1RTL定義47510.3.2暫存器資料轉移47710.3.3記憶器資料轉移48110.3.4算術與邏輯運算48210.3.5移位運算48410.4控制單元設計與執行48810.4.1隨機邏輯控制單元48810.4.2微程式控制單元49610.5數位系統設計實例49810.5.11位元數目計算電路49810.5.2VerilogHDL程式50410.6參考資料511xx10.7習題512第11章數位系統執行---使用可規劃元件51711.1數位系統執行(ASIC實現)51811.1.1數位系統(ASIC)執行方法51911.1.2現場可規劃元件52111.1.3CAD設計工具52611.2可規劃邏輯元件(PLD)52811.2.1ROM元件52911.2.2PLA元件53311.2.3PAL元件53611.3CPLD與FPGA元件54311.3.1CPLD元件---XC9500XL系列54411.3.2FPGA元件---XC4000系列54911.3.3CPLD/FPGA應用實例55711.4參考資料56111.5習題562第12章數位邏輯電路實驗56512.1邏輯電路實驗概論56612.1.1基本元件56612.1.2脈波產生器電路56812.1.3輸出指示電路56912.2基本組合邏輯電路570實驗1數目系統571實驗2數位邏輯閘572xxi實驗3交換函數與邏輯閘電路574實驗4多層NAND/NOR邏輯閘電路575實驗5解碼器與優先權編碼器577實驗6多工器與解多工器580實驗74位元加法/減法器電路583實驗84位元對4位元乘法器電路58512.3基本序向邏輯電路586實驗90101序列偵測器電路586實驗10非同步計數器電路588實驗11同步計數器電路589實驗12商用計數器74x163的應用590實驗13移位暫存器592實驗14移位暫存器計數器電路593實驗15時序產生器電路59512.4基本應用電路596實驗16ECC產生器與檢查器596實驗17算術運算單元597實驗18數位時鐘598實驗19串列加/減法器電路599實驗201位元數目計數電路601

目錄第1章數目系統與數碼11.1數目基底與補數21.1.1數目的基底21.1.2補數的取法41.1.3補數的簡單應用—減法71.2未帶號數目系統81.2.1二進制數目系統81.2.2八進制數目系統121.2.3十六進制數目系統171.2.4二進制算術運算231.3帶號數表示法251.3.1正數表示法251.3.2負數表示法261.3.3帶號數表示範圍281.4帶號數算術運算301.4.1帶號大小表示法301.4.21補數表示法321.4.32補數表示法34xii1.5文數字碼與數碼371.5.1文數字碼371.5.2十進制碼381.5.3格雷碼421.6錯誤偵測與更正碼461.6.1錯誤偵測碼461.6.2錯誤更正碼481.7參考資料511.8習題51第2章交...