前言
● 您是否想學習工業級 Verilog RTL 數位 IC 設計的精髓與技巧?
● 您是否閱讀了許多電腦系統結構的圖書仍不明就裡?
● 您是否想揭開 CPU 設計神秘的面紗,並親自設計一款處理器?
● 您是否想學習國際一流公司真實的 CPU 設計案例?
● 您是否想用最短的時間熟悉並掌握 RISC-V 架構?
● 您是否想深入理解並使用一款免費可靠的開放原始碼 RISC-V 處理器和完整的SoC 平台?
如果您對上述任意一個問題感興趣,本書都將是您很好的選擇。
芯來科技公司的團隊彙整了國際一流公司多年從事CPU設計工作的豐富經驗,開發了一款超低功耗RISC-V處理器(蜂鳥E203),蜂鳥E203處理器也是一款開放原始碼的RISC-V處理器。
本書將用通俗易懂的語言,深入淺出地剖析RISC-V處理器的微架構以及程式實現,為讀者揭開CPU設計的神秘面紗,打開深入了解電腦系統結構的大門。
作為一本系統介紹RISC-V架構且結合實際RISC-V開放原始碼範例進行講解的技術圖書,本書對配套的開放原始碼實例蜂鳥E203專案進行全面介紹。透過對本書的學習,讀者能夠快速掌握並輕鬆使用RISC-V處理器。本書旨在為推廣RISC-V架構造成促進作用,同時透過對蜂鳥E203處理器的開放原始碼與解析,為RISC-V 處理器的普及貢獻綿薄之力。
本書共分3部分,各部分主要內容如下。
第一部分概述CPU與RISC-V,包括第1 ∼ 4章。該部分將介紹CPU的一些基礎背景知識、RISC-V架構的誕生和特點。
第1章主要介紹CPU的基礎知識、指令集架構的歷史、自主研發CPU的發展現狀及原因、CPU的應用領域、各領域的主流架構、RISC-V架構的誕生背景等。
第2章主要介紹RISC-V架構及其特點,著重分析其大道至簡的設計理念,並闡述RISC-V和以往曾經出現過的開放架構有何不同。
第3章主要對當前全世界的商業或開放原始碼RISC-V處理器進行盤點,分析其優缺點。
第4章主要對蜂鳥E203處理器核心和SoC的特性介紹。
第二部分主要講解如何使用Verilog設計CPU,包括第5 ∼ 16章。該部分將對蜂鳥E203處理器核心的微架構和原始程式碼進行深度剖析,結合該處理器核心進行處理器設計案例分析。
第5章主要從宏觀的角度著手,介紹若干處理器設計的技巧、蜂鳥E203處理器核心的整體設計思想和頂層介面,幫助讀者整體認識蜂鳥E203處理器的設計要點,為後續各章針對不同部分展開詳述奠定基礎。
第6章說明處理器的一些常見管線結構,並介紹蜂鳥E203處理器核心的管線結構。
第7章說明處理器的取指功能,並介紹蜂鳥E203處理器單選指單元的微架構和原始程式。
第8章說明處理器的執行功能,並介紹蜂鳥E203處理器核心執行單元的微架構和原始程式。
第9章說明處理器的交付功能和常見策略,並介紹蜂鳥E203處理器核心交付單元的微架構和原始程式。
第10章說明處理器的寫回功能和常見策略,並介紹蜂鳥E203處理器核心的寫回硬體實現和原始程式。
第11章說明處理器的記憶體架構,並介紹蜂鳥E203處理器核心記憶體子系統的微架構和原始程式。
第12章說明蜂鳥E203處理器核心的匯流排界面模組,介紹其使用的匯流排協定,以及該模組的微架構和原始程式。
第13章說明RISC-V架構定義的中斷和異常機制,討論蜂鳥E203處理器核心中斷和異常的硬體微架構及其原始程式。
第14章說明處理器的偵錯機制,介紹RISC-V架構定義的偵錯方案、蜂鳥E203處理器偵錯機制的硬體實現微架構和原始程式。
第15章說明處理器的低功耗技術,並以蜂鳥E203處理器為例闡述其低功耗設計的訣竅。
第16章說明如何利用RISC-V的可擴充性,並以蜂鳥E203的輔助處理器介面為例詳細闡述如何訂製一款輔助處理器。
第三部分是開發實戰,包括第17章和第18章。該部分將對蜂鳥E203開放原始碼專案結構及內容介紹,並詳細講解蜂鳥E203的系統模擬平台以及如何進行Verilog模擬測試。
第17章主要介紹在蜂鳥E203開放原始碼平台上如何運行Verilog模擬測試。
第18章主要概括基於蜂鳥E203 SoC進行嵌入式開發與工程實踐的大綱。
附錄A∼附錄G將對RISC-V 架構進行詳細介紹,對RISC-V架構細節感興趣的讀者可以先行閱讀附錄部分。
附錄A主要介紹RISC-V架構的指令集。
附錄B主要介紹RISC-V架構的CSR。
附錄C主要介紹RISC-V架構定義的平台級中斷控制器(Platform Level Interrupt Controller,PLIC)。
附錄D主要介紹記憶體模型(memory model)的相關背景知識,幫助讀者更深入地理解RISC-V架構的記憶體模型。
附錄E主要結合多執行緒「鎖」的範例對記憶體原子操作指令的應用背景進行簡介。
附錄F和附錄G分別介紹RISC-V指令編碼清單和RISC-V虛擬指令列表。