Xilinx FPGA原理與實踐--基於Vivado和Verilog HDL

前言

第1章 FPGA基礎及電路設計
1.1 FPCA基礎及7系列FPGA基本原理
1.1.1 FPGA概述
1.1.2 FPGA基本邏輯結構
1.1.3 7系列FPGA CLB
1.1.4 7系列FPGA的I0B
1.1.5 7系列FPGA及7a35tftg256-1特性
1.2 FPGA電路設計
1.2.1 FPGA的BANK電路
1.2.2 LED驅動電路
1.2.3 撥碼開關電路
1.2.4 按鍵電路
1.2.5 七段數碼管驅動電路
1.2.6 VGA顯示驅動電路
1.2.7 RS-232驅動電路
1.2.8 配置電路
1.2.9 XADC介面和擴展介面
習題

第2章 Verilog HDL語言與ViVado
2.1 Verilog HDL基本結構
2.1.1 一個簡單的組合邏輯實例
2.1.2 一個簡單的時序邏輯實例
2.1.3 Verilog HDL結構要求
2.2 資料類型及變數、常量
2.2.1 邏輯值和常量
2.2.2 線網型變數wille
2.2.3 寄存器類型reg
2.2.4 符號常量
2.2.5 記憶體型變數
2.3 運算子
2.3.1 算術運算子
2.3.2 邏輯運算子
2.3.3 按位運算子
2.3.4 關係運算子
2.3.5 等式運算子
2.3.6 縮減運算子
2.3.7 移位運算子
2.3.8 條件運算子和拼接運算子
2.3.9 運算子的優先順序
2.4 語句
2.4.1 設定陳述式、結構說明語句、阻塞與非阻塞
2.4.2 條件陳述式
2.4.3 迴圈語句
2.5 Vivado初步
2.5.1 Vivado獲取和安裝
2.5.2 Vivado主介面
習題

第3章 組合邏輯電路與Vivado進階
3.1 我的第一個工程——多數表決器