博客來
本書重點介紹魂芯V-A智慧處理器的基本工作原理，包括處理器結構、記憶體組織、中斷服務、時鐘管理、系統載入、系統組態、指令集系統和神經網路模型開發等，以及基於魂芯V-A智慧處理器的程式設計和系統應用設計。
魂芯V-A智慧處理器集成了4個RISC-V的CPU核和4個神經網路加速器核，為人工智慧邊緣計算提供了高效和可靠的硬體算力，也為電子裝備和資訊系統智慧化提供了堅實的基礎。
| FindBook |
有 1 項符合
魂芯V-A智能處理器系統及其應用設計的圖書 |
 |
魂芯V-A智能處理器系統及其應用設計 作者：朱家兵 出版社：電子工業出版社 出版日期：2023-10-01 語言：簡體中文 規格：平裝 / 280頁 / 19 x 26 x 1.4 cm / 普通級/ 1-1 |
| 圖書館借閱 |
| 國家圖書館 | 全國圖書書目資訊網 | 國立公共資訊圖書館 | 電子書服務平台 | MetaCat 跨館整合查詢 |
| 臺北市立圖書館 | 新北市立圖書館 | 基隆市公共圖書館 | 桃園市立圖書館 | 新竹縣公共圖書館 |
| 苗栗縣立圖書館 | 臺中市立圖書館 | 彰化縣公共圖書館 | 南投縣文化局 | 雲林縣公共圖書館 |
| 嘉義縣圖書館 | 臺南市立圖書館 | 高雄市立圖書館 | 屏東縣公共圖書館 | 宜蘭縣公共圖書館 |
| 花蓮縣文化局 | 臺東縣文化處 |
|
|
圖書介紹 - 資料來源：博客來 評分：
圖書名稱：魂芯V-A智能處理器系統及其應用設計
內容簡介
作者介紹
朱家兵，男，1970年11月出生，博士(後)，研究員/教授/科研處副處長，博士生導師。安徽省高層次人才，安徽省高校領軍人才，安徽省急需緊缺人才，教育部科技獎勵網評專家，安徽省科技廳科技重大專項會評專家，安徽省科技獎勵網評專家，安徽省經信廳科技專案會評專家，安徽省數字資源局科技專案會評專家，湖南省科技廳科技專案網評專家，合肥市科技局科技專家庫成員，淮南市"50?科技之星”創新團隊負責人，淮南師範學院領軍人才。主持和參與國家"核高基”重大科技專項、國家自然科學資金和省部委多項課題，獲省部級科研獎勵3項（排名第一），申請國家發明專利10項（授權7項）；以第一作者或通信作者在IEEE/IET和國內核心期刊上發表論文40多篇，其中SCI/EI收錄30多篇。目前受邀擔任《北京理工大學學報》、《電子與資訊學報》、《雷達學報》、《兵工學報》和《中國電子科學研究院學報》等多個核心學術期刊的審稿人；指導已畢業博士和碩士研究生多人。
目錄
第1章概述1
1.1智慧處理器概述1
1.2性能介紹3
1.3智慧處理器架構概述4
1.4片上互聯5
第2章CPU內核8
2.1概述8
2.2主要特徵8
2.3向量輔助處理器9
2.4存儲層次結構9
2.4.1記憶體模型9
2.4.2L1ICache10
2.4.3L1DCache11
2.4.4L2Cache13
2.5記憶體保護13
2.5.1虛擬記憶體保護13
2.5.2實體記憶體保護15
2.6中斷及異常16
2.6.1處理過程16
2.6.2局部中斷控制器18
2.6.3平臺級別中斷控制器20
2.7調試介面22
2.8指令集23
2.8.1標準指令集23
2.8.2C910擴展指令集41
2.9寄存器42
2.9.1通用寄存器42
2.9.2浮點寄存器43
2.9.3向量寄存器44
2.9.4系統控制寄存器44
第3章神經網路加速器81
3.1主要特徵82
3.2整體結構82
3.3功能描述84
3.4中斷85
3.5寄存器86
3.6應用說明87
第4章存儲子系統和位址空間89
4.1存儲子系統89
4.2位址空間90
第5章中斷系統93
5.1PLIC中斷處理機制93
5.2中斷號映射表94
第6章時鐘與重定98
6.1簡介98
6.2功能框圖98
6.3系統時鐘99
6.4PLL介紹101
6.5系統重定102
6.6寄存器描述103
6.6.1寄存器列表103
6.6.2寄存器功能定義106
6.7引腳說明122
第7章系統的載入與配置123
7.1系統的載入123
7.1.1載入配置123
7.1.2映射檔生成工具124
7.1.3ROM載入過程125
7.1.4二次載入過程126
7.2系統的配置130
7.2.1引腳說明130
7.2.2寄存器130
第8章CPU用戶程式設計160
8.1CPU軟體環境概述160
8.2CPU硬體環境概述162
8.2.1通用寄存器162
8.2.2中斷和異常機制163
8.2.3PMP163
8.2.4Cache163
第9章調試系統使用者使用說明166
9.1調試系統概述166
……
1.1智慧處理器概述1
1.2性能介紹3
1.3智慧處理器架構概述4
1.4片上互聯5
第2章CPU內核8
2.1概述8
2.2主要特徵8
2.3向量輔助處理器9
2.4存儲層次結構9
2.4.1記憶體模型9
2.4.2L1ICache10
2.4.3L1DCache11
2.4.4L2Cache13
2.5記憶體保護13
2.5.1虛擬記憶體保護13
2.5.2實體記憶體保護15
2.6中斷及異常16
2.6.1處理過程16
2.6.2局部中斷控制器18
2.6.3平臺級別中斷控制器20
2.7調試介面22
2.8指令集23
2.8.1標準指令集23
2.8.2C910擴展指令集41
2.9寄存器42
2.9.1通用寄存器42
2.9.2浮點寄存器43
2.9.3向量寄存器44
2.9.4系統控制寄存器44
第3章神經網路加速器81
3.1主要特徵82
3.2整體結構82
3.3功能描述84
3.4中斷85
3.5寄存器86
3.6應用說明87
第4章存儲子系統和位址空間89
4.1存儲子系統89
4.2位址空間90
第5章中斷系統93
5.1PLIC中斷處理機制93
5.2中斷號映射表94
第6章時鐘與重定98
6.1簡介98
6.2功能框圖98
6.3系統時鐘99
6.4PLL介紹101
6.5系統重定102
6.6寄存器描述103
6.6.1寄存器列表103
6.6.2寄存器功能定義106
6.7引腳說明122
第7章系統的載入與配置123
7.1系統的載入123
7.1.1載入配置123
7.1.2映射檔生成工具124
7.1.3ROM載入過程125
7.1.4二次載入過程126
7.2系統的配置130
7.2.1引腳說明130
7.2.2寄存器130
第8章CPU用戶程式設計160
8.1CPU軟體環境概述160
8.2CPU硬體環境概述162
8.2.1通用寄存器162
8.2.2中斷和異常機制163
8.2.3PMP163
8.2.4Cache163
第9章調試系統使用者使用說明166
9.1調試系統概述166
……
|
