微處理機導論（修訂二版）

目錄1.1-11.0本章教學大綱1-21.1微處理機發展史1-21.2背景基礎摘要1-101.2.1設計法淺說1-101.2.2邏輯電路的基礎1-131.2.3資料結構的基礎1-201.2.4循序電路基礎1-321.3微處理機的基本分類1-351.3.1易混淆名詞釋義1-351.3.2電腦的分類1-361.3.3微處理機的分類1-392.2-12.0本章教學大綱2-22.1典型中央處理機的基本架構方塊圖2-22.1.1基本架構2-22.1.2資料的轉移和運算2-62.280x86族系處理機的發展2-82.38088/8086系列2-132.3.18088的訊號線2-162.3.28086的訊號線2-202.4802862-272.4.180286的結構特徵2-282.5803862-362.5.180386簡介2-362.5.280386的結構及主要功能2-392.6804862-422.7Pentium2-472.8其他INTEL相容產品2-532.9680X02-542.10其它RISCCPU2-572.10.1PowerPC2-582.10.2SPARC2-592.10.3Alpha2-602.11數位訊號處理器(DSP)2-622.11.1TMS320C1X2-632.11.2TMSC3205X2-652.128051單晶片2-673.3-13.0本章教學大綱3-23.1算術邏輯單元的功能3-23.2加/減/乘/除法器3-43.3比較器3-93.4編碼器與多工器3-123.5計數器3-163.6移位暫存器3-213.6.1暫存器的基本觀念3-213.6.2移位暫存器的設計3-213.6.3桶狀移位暫存器(BarrelShifter)3-243.7TMS320C1X/5X之算數邏輯單元3-263.8位元片段觀念3-303.9提高CPU效能的幾個方法3-323.9.1浮點運算處理器3-333.9.2倍頻技術與Overdrive3-484.4-14.0本章教學大綱4-24.1控制單元簡介4-24.2循序電路設計法4-24.3暫存器轉移語言4-84.3.1暫存器間轉移4-94.3.2算術邏輯指令4-104.4多相時脈解碼設計法4-114.5微程式設計法4-164.5.1一個指令的分解動作4-164.5.2微程式控制4-184.5.3微程式設計4-184.680x86的控制暫存器4-234.7Pentium的分支預測4-265.5-15.0本章教學大綱5-25.1微處理機的記憶體裝置5-25.2記憶體階層5-55.3記憶體的配置技術5-195.3.1程式的參考區域性5-195.3.2虛擬記憶體的概念5-205.3.3主記憶體的定址技術5-235.3.4典型的分頁記憶體系統5-275.3.5典型的分段記憶體系統5-285.3.680X86的記憶體配置5-305.3.7Pentium內部的暫存器組5-405.3.8680x0之內部暫存器介紹5-415.4快取(Cache)組織5-425.5PentiumCPU的記憶體應用5-505.5.1Pentium內的快取記憶體5-505.5.2快取記憶體的組織5-505.5.3快取記憶體操作模式5-505.5.4頁階層快取記憶體管理5-515.6記憶裝置的時序考慮5-525.7輔助記憶體5-575.7.1硬碟(HardDisk)5-575.7.2磁帶(Magnetictape)5-575.7.3光碟機5-596.6-16.0本章教學大綱6-26.1匯流排基本概念6-26.2匯流排的標準及設計考慮6-96.2.1匯流排的標準6-96.2.2驅動/三態能力6-106.2.3抗雜訊6-116.3Bus協調6-126.3.1同步Bus(SynchronousBus)6-136.3.2異步Bus(AsynchronousBus)6-196.3.3半同步Bus(SemisynchronousBus)6-216.4裁決協定6-256.4.1中斷要求裁決6-256.5匯流排週期6-276.5.18086匯流排週期定義6-286.5.2記憶體空間與匯流排週期之關係6-316.5.38086執行單元與匯流排介面單元6-356.5.480486的匯流排週期6-376.5.5Pentium的匯流排週期6-396.6其它著名匯流排6-416.6.1IEEE488匯流排6-416.6.2ISA匯流排6-426.6.3MCABUS6-446.6.4EISABUS6-486.6.5區域匯流排6-516.6.6其它6-577.7-17.0本章教學大綱7-27.1廣義中斷的概念與型態7-27.1.1軟體中斷(SoftwareInterrupt)7-37.1.2硬體中斷(HardwareInterrupt)7-37.28259A可程式化中斷控制器7-147.2.18259A的操作7-167.2.28259A的初始化流程及命令格式7-197.380X86的中斷系統7-227.3.1中斷向量表7-237.3.2中斷指令7-257.3.38086的基本外部硬體中斷介面7-297.3.4外部硬體中斷時序7-327.4保護模式與實際模式的中斷7-337.5Pentium的中斷系統7-377.68051的中斷系統7-387.7TMS320C14/C5X的中斷系統7-428.8-18.0本章教學大綱8-28.1軟體與程式規畫8-28.280X86軟體模式8-68.3組譯器的演進8-68.3.1組譯的簡例8-68.3.2組譯器的演進8-88.4指令集結構8-108.4.1典型指令的分類8-108.4.2指令集規模8-148.580X86微處理器的定址模式8-168.6680X0微處理器的定址方式8-208.7TSM320微處理器的定址方式8-208.7.1環形定址法(Circularaddressingmode)8-218.7.2位元反轉定址法(Bit-reversedaddressingMode)8-238.8組譯8-268.8.1典型組譯流程8-268.8.2原始程式結構8-289.9-19.0本章教學大綱9-29.1微處理機系統的輸出入結構9-29.2輸出入裝置的驅動方式9-89.3直接記憶體存取(DMA)9-129.3.18237ADMA控制器9-169.4串列傳輸9-179.4.1通訊傳輸的基礎概念9-179.4.2串列埠基本結構9-219.4.3RS-232-C介面9-239.5並列傳輸9-369.5.1並列傳輸控制9-379.5.2可程式周邊介面82559-399.6可程式計時／計數器8253/82549-529.6.1控制的定義9-55

目錄1.1-11.0本章教學大綱1-21.1微處理機發展史1-21.2背景基礎摘要1-101.2.1設計法淺說1-101.2.2邏輯電路的基礎1-131.2.3資料結構的基礎1-201.2.4循序電路基礎1-321.3微處理機的基本分類1-351.3.1易混淆名詞釋義1-351.3.2電腦的分類1-361.3.3微處理機的分類1-392.2-12.0本章教學大綱2-22.1典型中央處理機的基本架構方塊圖2-22.1.1基本架構2-22.1.2資料的轉移和運算2-62.280x86族系處理機的發展2-82.38088/8086系列2-132.3.18088的訊號線2-162.3.28086的訊號線2-202.4802862-272.4.180286的結構特徵2-282.5803862-362.5.180386簡介2-362.5....