第1篇 複用IP的數位IC設計導論
第1章數位IC設計概述 2
1.1數位IC設計方法演進 2
1.2典型的數位IC開發流程 5
1.3未來數位在晶片系統(SOC)的設計流程 9
第2章 複用IP的數位IC設計基本規則 13
2.1邏輯設計規則 13
2.2物理設計規則 17
2.3可驗證設計規則 19
2.4可測試設計規則 20
2.5低功率消耗設計規則 25
2.6晶片匯流排設計規則 29
第2篇複用IP的數位IC設計中的關鍵技術
第3章代碼編寫技術 34
3.1關於代碼編寫的描述語言 34
3.1.1關於VHDL語言 35
3.1.2關於VerilogHDL語言 36
3.1.3硬體描述語言的共同特徵 37
3.2現代數位IC設計的表示方法 39
3.3代碼編寫時針對整合的模組劃分規則與技巧 41
3.4針對整合的代碼編寫規則與技巧 47
3.5時脈和重置信號的代碼編寫準則 57
3.6良好的代碼編寫風格 60
第4章整合技術 65
4.1系統整合概要 65
4.1.1系統整合的概念 65
4.1.2高層次整合的意義 66
4.1.3高層次整合的任務和流程 68
4.2整合概念、環境設置及基本操作 71
4.3整合限制 84
4.3.1設計環境限制 84
4.3.2時間限制 89
4.3.3面積限制 97
4.4整合策略及整合最佳化技術 97
4.4.1整合策略 97
4.4.2整合最佳化處理技術 102
4.5整合處理與後端流程 106
4.5.1產生良好的整合圖表 107
4.5.2ASIC後端流程的基本內容 110
4.5.3佈局佈線結果進行整合最佳化 121
4.6整合結果分析 125
4.7資料通道電路和記憶體的整合技術 130
第5章驗證技術 133
5.1概述 133
5.1.1主要的驗證手段概述 134
5.1.2主要的驗證策略概述 136
5.1.3驗證計畫的建立 140
5.2功能驗證技術 141
5.2.1功能驗證中的行為層硬體語言描述 142
5.2.2功能驗證中的測試環境架構 150
5.2.3功能驗證中的激勵與響應 163
5.2.4功能驗證中的軟硬體共同模擬與硬體加速驗證 198
5.3靜態時序分析 208
5.4形式驗證技術 216
5.5DFT技術 221
5.5.1DFT的基本概念 221
5.5.2ATPG的掃描測試技術 226
第3篇 複用IP的數位IC設計
第6章數位IC設計中IP資料庫的建設 232
6.1IP技術概述 232
6.2IP巨集模組的開發 236
6.3IP巨集模組的打包提交 251
6.4IP資料庫的建設 254
6.4.1IP的分類及其管理 256
6.4.2典型的IP資料庫 258
6.4.3IP資源的有償使用及矽智產權保護 274
第7章 複用IP的數位IC設計與驗證 279
7.1複用IP的數位IC設計流程 279
7.2複用IP的數位IC設計中的晶片匯流排 286
7.3複用IP的PCI匯流排界面的設計 291
7.3.1系統級整合設計方法 293
7.3.2IP核設計的方法 296
7.3.3應用實例 .300
7.3.4使用者應用設計 305
7.3.5結論 311
7.4Avalon匯流排與SOPC系統架構的應用實例 312
7.4.1SOPC與NIOS 312
7.4.2Avalon匯流排 313
7.4.3SOPC系統建立實例 315
7.4.4結論 319
7.5複用IP的混合信號系統的設計 320
7.5.1由上而下的設計流程 320
7.5.2資料庫和複用 322
7.5.3和模組相關的映對 323
7.5.4矽智產權 324
7.5.5技術表 325
7.5.6一般的模組描述 327
75.7行為模型 328
7.5.8總結 329
7.6複用IP設計的MPEG-2HDTV視頻解碼器 329
7.6.1已有的矽智產權 330
7.6.2複用技術 332
7.6.3MPEG-2HDTV視頻解碼器 333
第8章 複用IP的數位IC設計中的資料管理方法 341
8.1概述 341
8.2關於CVS 351
附錄A常用EDA工具 367
A.1常用EDA工具一覽表(見表A-1) 367
A.2常用功能模擬與除錯工具舉例 368
A.3常用邏輯整合工具舉例 370
A.4常用測試技術工具舉例 372
參考文獻 375