SOPC設計實務

　　SOPC(可程式系統晶片)設計技術是現代電腦輔助技術與大型積體電路技術高度發展下的產物，主要可讓大型電子系統到硬體升級，都能獲得最佳化的效能。本書分別從相關的工具軟體及其使用方法、設計理論和設計實例三方面來介紹。內容共分為十二章，第一章到第六章分別介紹SOPC概論與Quartus II、Matlab/DSP Builder、DSP相關軟體設計；第七章到第十二章介紹SOPC初步設計與Nios週邊設備及其程式設計發展。本書內容廣泛、實例介紹專門且深入，適合私立大學、科大電子系有關「SOPC設計實務」或「FPGA系統設計」的課程學生使用。

本書特色

　　1.詳實介紹SOPC設計的開發環境與應用實例，讓讀者能夠藉此了解 SOPC設計方向。

　　2.SOPC設計技術包含了硬體系統設計與相對應的軟體設計，例如MATLAB / DSP Builder / QuartusII等應用，讓開發者更能發揮自己的創造性與想像力。

第1章　概　述
1.1　SOC晶片系統 1-2
1.2　SOPC及其技術 1-4
1.3　基於FPGA和SOPC技術的處理器 1-8
1.4　基於FPGA和SOPC技術的DSP 1-11

第2章　Quartus II基本使用方法
2.1　正弦信號產生器設計 2-2
2.1.1　設計原理 2-2
2.1.2　建立專案和編輯設計檔 2-3
2.1.3　建立專案 2-5
2.1.4　編譯前設定 2-7
2.1.5　編譯 2-10
2.1.6　定製ROM初始化資料檔案 2-11
2.1.7　定制ROM元件 2-14
2.1.8　再次全程編譯並瞭解編譯結果 2-18
2.1.9　模擬 2-19
2.1.10　應用RTL電路圖觀察器 2-23
2.2　接腳鎖定和燒錄下載 2-24
2.2.1　接腳鎖定 2-24
2.2.2　SOF檔下載 2-27
2.2.3　對配置元件燒錄 2-29
2.3　使用在系統嵌入式記憶體資料編輯器 2-31
2.4　使用嵌入式邏輯分析儀進行即時測試 2-33
2.4.1　應用SignalTap II測試singt 2-33
2.4.2　編輯觸發函數 2-40
2.5　嵌入式鎖相迴路altPLL巨集功能模組呼叫 2-41
2.5.1　建立嵌入式鎖相迴路PLL元件 2-42
2.5.2　測試鎖相迴路PLL 2-44

第3章　適配與時序最佳化設定
3.1　最佳化設定與時序分析 3-1
3.1.1　Settings設定 3-1
3.1.2　HDL版本設定及Analysis & Synthesis功能 3-2
3.1.3　Analysis & Synthesis的最佳化設定 3-3
3.1.4　Fitter設定 3-4
3.1.5　增量佈局佈線控制設定 3-5
3.1.6　使用Design Assistant檢查設計可靠性 3-6
3.1.7　時序設定與分析 3-7
3.1.8　查看時序分析結果 3-10
3.1.9　適配最佳化設定 3-12
3.2　電路圖與VHDL文字混合輸入設計 3-17
3.2.1　設計16位元VHDL加法器 3-17
3.2.2　8位元乘法累加器頂層電路圖設計 3-18
3.2.3　模擬 3-20

第4章　邏輯鎖定技術
4.1　LogicLock技術的基本內容 4-1
4.1.1　LogicLock技術解決系統設計最佳化 4-13
4.1.2　LogicLock的基本內容 4-4
4.1.3　鎖定區域的基本方式 4-4
4.1.4　層次化邏輯鎖定區域 4-6
4.1.5　LogicLock技術的不同應用流程 4-7
4.1.6　系統性能強化策略 4-9
4.1.7　鎖定區域的移植與再利用 4-11
4.2　管線乘法器結構與未鎖定前特性 4-11
4.3　應用邏輯鎖定技術 4-15
4.3.1　pipemult模組設計 4-15
4.3.2　確定邏輯鎖定區域及其特性 4-17
4.3.3　將設計實體移至鎖定區域 4-19
4.3.4　編譯最佳化鎖定後的pipemult模組 4-21
4.3.5　輸出邏輯鎖定限制資訊 4-22
4.3.6　將VQM檔加入進頂層專案 4-24
4.3.7　輸入邏輯鎖定限制 4-26

第5章　Matlab/DSP Builder設計精靈
5.1　Matlab/DSP Builder及其設計流程 5-1
5.2　可控正弦信號產生器設計 5-5
5.2.1　建立設計模型 5-5
5.2.2　Simulink模型模擬 5-15
5.2.3　SignalCompiler使用方法 5-20
5.2.4　使用ModelSim進行RTL級模擬 5-25
5.2.5　使用Quartus II實現時序模擬 5-28
5.2.6　硬體測試與硬體實現 5-29
5.3　DSP Builder層次化設計 5-31
5.4　DSP Builder的狀態機設計 5-36
5.4.1　FIFO控制狀態機設計範例 5-37
5.4.2　狀態機設計流程 5-39
5.5　自動設計流程和SignalTap II的用法 5-46
5.5.1　安裝SignalTap II Node模組 5-46
5.5.2　系統模擬和硬體測試 5-49
5.5.3　信號節點的資源利用情況 5-53
5.6　元件編輯視窗整理 5-54

第6章　DSP與數位通信模組設計
6.1　FIR數位濾波器設計 6-1
6.1.1　FIR濾波器原理 6-1
6.1.2　使用DSP Builder設計FIR濾波器 6-3
6.1.3　使用Matlab的濾波器設計工具 6-10
6.2　IIR數位濾波器設計 6-19
6.2.1　IIR濾波器原理 6-19
6.2.2　設計4階直接II型IIR濾波器 6-21
6.3　直接數位合成器設計 6-25
6.3.1　DDS模組設計 6-25
6.3.2　FSK調變器設計 6-28
6.3.3　正交信號產生器設計 6-30
6.3.4　數位移相信號產生器設計 6-30
6.4　數位編碼與解碼器設計 6-31
6.4.1　等化器串列 6-31
6.4.2　框架同步檢出 6-33
6.4.3　RS碼 6-36
6.4.4　Viterbi解碼 6-38

第7章　SOPC設計初步
7.1　Nios嵌入式CPU核心 7-1
7.2　Nios嵌入式系統設計流程 7-2
7.2.1　Nios系統硬體開發流程 7-2
7.2.2　Nios系統軟體發展流程 7-5
7.3　Nios系統設計實例 7-7
7.3.1　Nios硬體系統開發流程 7-7
7.3.2　Nios系統軟體發展流程 7-27
7.4　Nios系統軟體設計說明 7-34
7.4.1　Nios SDK目錄概述 7-34
7.4.2　編輯輸入並儲存C原始檔案 7-35
7.4.3　原始程式分析 7-37
7.4.4　編譯原始程式 7-38
7.4.5　下載程式碼 7-41
7.4.6　使用GNU Debug除錯程式 7-41
7.4.7　Nios SDK Shell部分命令使用 7-45

第8章　Nios週邊設備及其程式設計
8.1 串列埠UART 8-1
8.1.1 UART的暫存器定義 8-1
8.1.2 UART外部硬體連接 8-8
8.1.3 UART軟體資料結構 8-9
8.1.4 UART程式設計 8-9
8.2 PIO 8-13
8.2.1 PIO類型 8-14
8.2.2 PIO暫存器定義 8-14
8.2.3 PIO軟體資料結構 8-15
8.2.4 LED 8-16
8.2.5 七段顯示器 8-17
8.2.6 按鍵 8-20
8.2.7 LCD 8-22
8.2.8 PIO簡單輸入輸出操作範例 8-23
8.3 計時器程式設計 8-25
8.3.1 計時器概述 8-26
8.3.2 計時器暫存器定義 8-27
8.3.3 計時器軟體資料結構 8-30
8.3.4 計時器程式設計範例 8-31
8.4 嵌入式記憶體 8-32
8.5 SRAM 8-33
8.6 Flash 8-34

第9章　Nios軟體發展進階
9.1　Nios軟體發展工具 9-1
9.2　中斷程式設計概述 9-10
9.3　串列埠中斷 9-12
9.3.1　串列埠暫存器及其軟體資料結構 9-12
9.3.2　串列埠中斷程式設計範例 9-14
9.4　按鍵中斷 9-24
9.5　計時器中斷 9-27

第10章　深入瞭解Nios系統設計
10.1　Nios處理器結構 10-1
10.1.1　Nios處理器內部結構 10-2
10.1.1　內部暫存器組織 10-3
10.1.3　記憶體組織 10-10
101.4　Nios指令集 10-10
10.2　使用ModelSim對Nios進行模擬 10-11
10.2.1　使用SOPC Builder產生ModelSim的模擬步驟 10-11
10.2.2　使用ModelSim模擬 10-12
10.3　Avalon匯流排簡介 10-14
10.3.1　Avalon匯流排傳輸類型及時序 10-14
10.4　自定製Avalon從週邊設備 10-17
10.4.1　設計PWM自定義元件 10-18
10.4.2　添加PWM元件到Nios系統 10-22
10.4.3　PWM軟體資料結構 10-25
10.4.4　PWM軟體燒錄範例 10-26
10.5　DMA 10-28
10.5.1　DMA傳輸過程 10-29
10.5.2　DMA暫存器定義 10-29
10.5.3　DMA控制器軟體資料結構及副程式 10-31
10.5.4　DMA控制器設定 10-32
10.6　自定製Avalon流模式週邊設備 10-34
10.7　GERMS Monitor監控程式 10-34
10.8　Flash燒錄 10-36
10.9　使用其他SRAM和Flash 10-42

第11章　Nios綜合設計範例
11.1　計時器設計 11-1
11.1.1　計時器的Nios硬體設計 11-1
11.1.2　計時器軟體功能設計 11-3
11.1.3　計時器軟體設計步驟 11-3
11.2　俄羅斯方塊遊戲機設計 11-23
11.2.1　硬體系統結構 11-23
11.2.2　Avalon流模式VGA控制器設計 11-25
11.2.3　VGA控制器週邊設備在SOPC Builder中的安裝 11-33
11.2.4　中文字和英文字元點陣庫 11-35
11.2.5　俄羅斯方塊遊戲功能設計 11-35
11.2.6　俄羅斯方塊遊戲軟體設計 11-37

第12章　自定製Nios指令
12.1　自定製指令概述 12-1
12.1.1　Nios自定製指令的硬體結構 12-1
12.1.2　Nios自定製指令模組信號線 12-3
12.1.3　Nios自定製指令類型與格式 12-6
12.1.4　Nios自定製指令實現方式 12-8
12.2　自定製指令設計範例 12-9
12.2.1　基於VHDL的乘法指令和加法指令實現方法 12-9
12.2.2　基於VHDL的複數乘法指令實現 12-17
12.2.3　基於MATLAB/DSP Builder的Nios指令實現方法 12-18

附錄A SOPC/DSP實驗開發系統 附-1
附錄B 實驗電路結構圖 附-4
附錄C GW48 SOPC系統實驗信號名稱與晶片接腳對照表 附-8
參考文獻 附-11