FPGA/CPLD數位晶片設計入門：使用Xilinx ISE發展系統（附程式範例光碟片）（修訂二版）

第1章　數位積體電路之設計發展過程1-11-1　數位電路設計之發展過程1-21-2　超大型積體電路的分類1-21-3　PLD簡介1-61-3-1　PLD之基本架構1-61-3-2　PLD基本架構的種類1-71-4　CPLD與FPGA的差異1-111-4-1　CPLD與FPGA架構上的差異1-111-4-2　CPLD與FPGA使用的差異1-141-4-3　CPLD與FPGA的應用領域1-141-5　XilinxSpartan2EFPGA之基本架構1-151-6　XilinxFPGA編號的代表意義1-211-7　FPGA的未來發展遠景1-221-8　FPGA/CPLD的設計流程1-221-9　XilinxISE發展系統簡介1-261-10　使用XilinxISE發展系統設計FPGA與CPLD晶片操作的差異1-281-11　ModelSim模擬軟體之簡介1-29第2章　XilinxISE發展系統之安裝及簡易操作2-12-1　如何下載及安裝XilinxISEWebPACK軟體2-22-2　如何下載及安裝ModelSimXE模擬器2-162-3　XilinxISEWebPACK之操作步驟2-282-3-1　如何進入ProjectNavigator視窗2-282-3-2　ProjectNavigator視窗之功能2-292-3-3　如何建立新的專案2-312-3-4　如何以繪圖方式設計電路2-372-3-5　如何開啟一個舊的Project專案2-692-4　為希公司MB-EVL-XC2S50E-V10FPGA驗證板之介紹712-5　以繪圖方式及VHDL硬體描述語言設計電路使用Modelsim模擬器應注意事項782-6　如果您的驗證板不是為希公司MB-EVL-XC2S50E-V10FPGA驗證板時設計方的差異81第3章　基本邏輯閘實驗3-13-1　反閘、或閘、及閘之介紹3-23-1-1　反閘之電路符號，布林代數表示式及其真值表3-23-1-2　或閘之電路符號，布林代數表示式及真值表3-23-1-3　及閘之電路符號，布林代數表示式及其真值表3-33-2　OR、AND、NOT邏輯閘之實驗3-33-2-1　繪圖方式的設計3-33-2-2　FunctionSimulation的執行3-183-2-3　ImplementationConstraintsFile的執行3-253-2-4　ImplementationDesign的執行3-333-2-5　TimingSimulation3-423-2-6　Configuration的執行3-453-3　編碼器與解多工器之實驗3-523-3-1　十進位對二進位編碼器3-523-3-2　ModelSim模擬器之簡易操作3-583-3-3　如何將編碼器設計成一元件模組使用3-643-3-4　十進位對二進位編碼器元件模組之模擬及下載3-703-3-5　如何將建立的元件模組在別的專案中使用3-813-3-6　一對四解多工器3-853-4　解碼器與多工器3-1003-4-1　二對四解碼器3-1003-4-2　四對一多工器3-1123-4-3　BCD解碼器3-1203-5　七段顯示器解碼器電路之設計3-1313-5-1　七段顯示器之基本架構3-1313-5-2　七段顯示器解碼電路之設計方法3-133第4章　階層式電路的設計4-14-1　壹位元半加器之設計4-24-2　壹位元全加器之設計4-44-3　二位元全加器之設計4-12第5章　計數器的設計5-15-1　四位元非同步上數計數之設計5-25-2　不同頻率時鐘脈波產生器之設計5-65-3　具有七段顯示器之四位元非同步上數計數器之設計5-12第6章　VHDL硬體描述語言設計方法6-16-1　如何使用VHDL硬體描述語言的方式設計電路6-26-1-1　使用ISETextEditor編輯VHDL硬體描述語言設計電路的方法6-36-1-2　使用ISE語言樣板設計VHDL硬體描述語言的方法6-386-2　VHDL硬體描述語言的基本架構組成6-526-2-1　Library宣告的格式6-546-2-2　Use宣告的格式6-546-2-3　Entity電路單體描述的格式6-556-2-4　Architecture架構描述的格式6-566-2-5　Structure宣告所使用之格式及範例6-566-2-6　Dataflow描述之格式及範例6-676-2-7　Behavioral行為描述之格式及範例6-736-2-8　組成宣告描述之格式及範例6-76第7章　VHDL硬體描述語言之描述規則7-17-1　VHDL硬體描述語言指令的命名規則7-27-2　VHDL敘述的描述形式7-27-3　VHDL的常用描述指令7-107-3-1　IF條件式7-107-3-2　WHEN…ELSE敘述7-227-3-3　Case…Is…When…WhenOthers敘述7-267-3-4　with…select…When…WhenOthers敘述7-327-3-5　Loop敘述7-427-3-6　NEXT敘述7-527-3-7　Wait敘述7-547-4　VHDL中所使用的運算子7-577-5　VHDL的保留字7-59第8章　VHDL設計實例介紹8-18-1　三對八解碼器的設計8-28-2　七段顯示器解碼電路之設計8-58-3　上下數計數器之設計8-88-4　BCD上下數計數器8-168-5　以VHDL設計除頻電路8-198-5-1　設計除頻電路之基本原理7-198-6　跑馬燈之設計8-218-7　9999BCD上下計數器之設計8-24第9章　Verilog硬體描述語言設計方法9-19-1　Verilog硬體描述語言的基本架構9-29-2　Verilog模組描述的基本格式9-39-2-1　開關層次描述的實例介紹9-49-2-2　邏輯間層次描述的實例介紹9-89-2-3　資料流層次描述的實例介紹9-109-2-4　行為層次描述的實例介紹9-119-3　Verilog硬體描述語言的描述格式9-129-3-1　Verilog的基本語法規定9-129-3-2　Verilog的數字格式9-129-3-3　Verilog的運算子9-149-4　Verilog的資料型態9-179-4-1　數值集(ValueSet)9-179-4-2　接線(net)9-189-4-3　暫存器(reg)9-199-4-4　向量(vectors)9-209-4-5　整數(integer)9-209-4-6　實數(real)9-209-4-7　時間(time)9-219-4-8　陣列(arrays)9-219-4-9　記憶體(memories)9-229-4-10　參數(parameters)9-229-4-11　字串(strings)9-239-4-12　三態(Tri-state)9-239-5　Verilog的事件基礎時間控制9-249-5-1　正規事件控制9-259-5-2　事件或控制9-259-6　Verilog的輸入輸出埠描述9-269-7　Verilog的系統關鍵字描述9-279-8　Verilog系統的暫停及完成模擬敘述9-289-9　Verilog的監視顯示描述9-309-10　Verilog的系統保留字9-33第10章　Verilog邏輯閘層次設計實例介紹10-110-1　邏輯閘層次所提供的邏輯模型10-210-2　邏輯閘的延遲時間10-510-3　壹位元半加器設計的實例介紹10-710-4　壹位元全加器的設計實例介紹10-1210-4-1　階層式的設計觀念10-12第11章　Verilog資料流層次設計實例介紹11-111-1　資料流層次設計的相關描述11-211-1-1　持續指定描述11-211-1-2　隱藏式持續指定描述11-311-1-3　延遲敘述11-311-1-4　條件運算子描述11-411-2　以四對一多工器之設計為例11-511-3　二對四解碼器之設計11-811-4　除法器之設計11-1111-5　四位元全加器的設計實例11-13第12章　Verilog行為層次設計實例介紹12-112-1　行為層次描述的基本結構組成12-212-1-1　initial程序區塊敘述的規則12-212-1-2　always程序區塊敘述的規則12-412-2　行為層次的程序指定描述12-512-3　行為層次的時間控制12-812-4　行為層次常用的敘述12-1012-4-1　if敘述12-1012-4-2　if…else…敘述12-1212-4-3　if…else…　if…else敘述12-1412-4-4　case…endcase敘述12-2112-4-5　casex…endcase敘述12-2612-4-6　casez…endcase敘述12-2612-4-7　loop迴圈敘述12-2712-4-8　while迴圈敘述12-3312-4-9　repeat迴圈敘述12-3412-4-10　forver迴圈敘述12-3612-4-11　function敘述12-3712-4-12　Task敘述12-3812-4-13　Module敘述12-4012-5　行為層次設計的實例介紹12-4012-5-1　一對四解多工器之設計12-4112-5-2　BCD上下數計數器的設計12-4312-5-3　以Task將壹位元全加器設計成四位元全加器的實例12-5312-5-4　以模組方式設計BCD上下數計數器的實例12-56

第1章　數位積體電路之設計發展過程1-11-1　數位電路設計之發展過程1-21-2　超大型積體電路的分類1-21-3　PLD簡介1-61-3-1　PLD之基本架構1-61-3-2　PLD基本架構的種類1-71-4　CPLD與FPGA的差異1-111-4-1　CPLD與FPGA架構上的差異1-111-4-2　CPLD與FPGA使用的差異1-141-4-3　CPLD與FPGA的應用領域1-141-5　XilinxSpartan2EFPGA之基本架構1-151-6　XilinxFPGA編號的代表意義1-211-7　FPGA的未來發展遠景1-221-8　FPGA/CPLD的設計流程1-221-9　XilinxISE發展系統簡介1-261-10　使用XilinxISE發展系統設計FPGA與CPLD晶片操作的差異1-281-11　...