數位系統設計：原理、實務與應用(第四版)(精裝本)

　　本書使用目前在工業界中最受歡迎的Verilog HDL為例，詳細介紹數位原理與應用，全書由淺入深完整的介紹數位邏輯的原理，並且以豐，闡述每一個基本原理與觀念，詳細介紹各種組合邏輯電路模組、序模組的設計原理、各種實現ASIC/SOC的相關技術、CAD設計流程、PLD使用ABEL程式實例，介紹PAL元件的應用電路設計及使用Verilog HDL紹CPLD/FPGA元件的應用 ASIC設計。本書適用於科大、技術學院電子、資工、電機系『數位系統設計』課程使用。

第1 章 數目系統與數碼
1.1 數目基底與補數
1.2 未帶號數目系統
1.3 帶號數表示法
1.4 帶號數算術運算
1.5 文數字碼與數碼
1.6 錯誤偵測與更正碼
1.7 參考資料
1.8 習題

第2 章 交換代數
2.1 布林代數
2.2 交換代數
2.3 交換函數標準式
2.4 交換函數與邏輯電路
2.5 Verilog HDL 介紹
2.6 參考資料
2.7 習題

第3 章 數位積體電路
3.1 邏輯閘相關參數
3.2 TTL 邏輯族系
3.3 CMOS 邏輯族系
3.4 界面問題
3.5* ECL 邏輯族系
3.6 Verilog HDL
3.7 參考資料
3.8 習題

第4 章 交換函數化簡
4.1 基本概念
4.2 卡諾圖化簡法
4.3 列表法
4.4 多輸出交換函數的化簡
4.5 參考資料
4.6 習題

第5 章 邏輯閘層次電路設計
5.1 組合邏輯電路設計與分析
5.2 邏輯閘層次組合邏輯電路
5.3 組合邏輯電路時序分析
5.4* 邏輯突波的偵測
5.5 Verilog HDL
5.6 參考資料
5.7 習題

第6 章 組合邏輯電路模組設計
6.1 解碼器
6.2 編碼器
6.3 多工器
6.4 解多工器
6.5 比較器
6.6 算術運算電路設計
6.7 Verilog HDL
6.8 參考資料
6.9 習題

第7 章 同步序向邏輯電路
7.1 序向邏輯電路概論
7.2 同步序向邏輯電路設計與分析
7.3 時序限制與相關問題
7.4 狀態化簡
7.5 Verilog HDL
7.6 參考資料
7.7 習題

第8 章 計數器與暫存器
8.1 計數器設計與分析
8.2 暫存器與移位暫存器
8.3 移位暫存器的應用
8.4 時序產生電路
8.5 Verilog HDL
8.6 參考資料
8.7 習題

第9 章 非同步序向邏輯電路
9.1 非同步序向邏輯電路設計與分析
9.2 元件延遲效應與狀態指定
9.3 參考資料
9.4 習題

第10 章 數位系統設計---使用ASM 圖/RTL
10.1 數位系統設計策略
10.2 ASM 圖
10.3 資料處理單元設計與執行
10.4 控制單元設計與執行
10.5 數位系統設計實例
10.6 Verilog HDL 程式
10.7 參考資料
10.8 習題

第11 章 數位系統執行與ASIC 實現
11.1 數位系統執行
11.2 可規劃邏輯元件(PLD)
11.3 PLD 邏輯電路設計
11.4 CPLD 與FPGA 元件
11.5 參考資料
11.6 習題

第12 章 測試與可測試電路設計
12.1 基本觀念
12.2 測試向量產生方法
12.3 可測試電路設計
12.4 參考資料
12.5 習題