計算機組織與結構重點直擊(下)(研究所)(二版)

　　原來計算機內部構造及其運作原理這麼有趣！

本書三大特色

　　1.概念釐清：詳盡的觀念說明，協助同學了解相關概念。
　　2.高分奪標：重點說明後，搭配練習與範例，保證考取高分。
　　3.歷屆試題：完整蒐錄各各大系所歷屆完整之考試題型，俾收鑑往知來之效。

作者簡介

張凡

　　國立大學資訊工程學系博士

　　資歷：
　　國家高等考試電子類資訊工程人員及格
　　國家高等考試資訊技師及格

　　專長：
　　超大型積體電路設計

第六章　容量大且速度快的記憶體
重點一：區域性原則
重點二：記憶體階層
重點三：直接對映快取記憶體
重點四：快取的基礎概念
重點五：快取效能的量測
重點六：集合關聯式快取
重點七：使用多層快取來減少失誤處罰時間
重點八：虛擬記憶體
重點九：加速位址轉換(TLB)
重點十：虛擬位址快取
重點十一：虛擬記憶體的保護機制
重點十二：記憶體階層的4個問題
重點十三：3C(三種記憶體階層失誤來源的分類)
重點十四：快取的控制設計
重點十五：虛擬機器
考古題

第七章　儲存裝置和其他週邊裝置
重點一：I/O設備
重點二：硬碟
重點三：DEPENDABILITY、RELIABILITY、AVAILABILTY
重點四：磁碟陣列
重點五：匯流排(BUS)
重點六：同步與非同步匯流排
重點七：匯流排仲裁
重點八：增加匯流排頻寬
重點九：I/O裝置與處理器、記憶體、作業系統相互溝通
重點十：對I/O裝置下命令
重點十一：I/O裝置與處理器的溝通
重點十二：DMA和記憶體系統
重點十三：I/O在系統效能上的影響與設計
考古題

第八章　多重處理器
重點一：多重處理器的基本概念
重點二：撰寫平行程式的挑戰
重點三：記憶體共享之多處理器
重點四：遞傳訊息之多處理器(MPP)
重點五：多處理器的快取一致性
重點六：單一晶片之多重執行緒
重點七：平行電腦的分類
重點八：圖形處理器
重點九：網路拓僕學
考古題

第九章　基本概念
重點一：基礎概念
重點二：積體電路製作流程
重點三：積體電路成本
考古題

附錄：多重時脈計算機(選讀)
重點一：多重時脈計算機資料路徑的建構
重點二：指令執行的步驟
重點三：HARDWIRE多重時脈控制單元結構
重點四：微程式化多重時脈控制單元設計
重點五：例外
考古題