乙級數位電子術科實作寶典-使用Quartus II 軟體附VHDL程式碼附多媒體教學光碟- 增訂版(第二版)

　　1.依勞動部公布的的最新試題，詳細解析各試題之機台電路工作原理、CPLD設計方法與步驟。
　　2.以Quartus II之圖形編輯-Block Editor方式來設計，易學易操作。
　　3.母電路板Layout圖與PCB電路板有相對座標，方便讀者理解及實作。
　　4.母板及子板有完整的靜態測試與動態測試之結果，易於讀者快速檢修(故障排除)。
　　5.以Quartus II內建之LPM模組設計電路，在線路接線上可以用匯流排(Bus)信號線的方式來接。

第１章　數位電子乙級技能檢定應檢須知
壹、試題簡介  
貳、術科技能檢定程序      
參、應檢須知
肆、應檢人員自備工具表     

第２章　電路板佈線圖繪製之工作規則
壹、繪圖規則
貳、焊接規則
參、裝配規則

第３章　Altera Quartus II圖形編輯器簡介
壹、Altera Quartus II圖形編輯器簡介      
貳、建立專案（Create Project）  
參、產生設計檔（Create Design Entry－Block Digram/Schematic Files）       
肆、編譯（Compilation）
伍、功能模擬（Function Simulation）
陸、指定腳位（Pins Assignment）
柒、編譯（Compilation）       
捌、下載晶片（Download to Chip）
玖、硬體驗證（Hardware Verification）

第４章　四位數多工顯示器
壹、試題說明及動作要求（勞動部公告文件）
貳、機台電路結構與原理     
參、CPLD電路設計、組裝步驟與注意事項    
肆、四位數多工顯示器程式碼

第５章　鍵盤掃描裝置
壹、試題說明及動作要求（勞動部公告文件）    
貳、機台電路結構與原理     
參、CPLD電路設計、組裝步驟與注意事項    
肆、鍵盤掃描裝置程式碼

第６章　數位電子鐘
壹、試題說明及動作要求（勞動部公告文件）    
貳、機台電路結構與原理     
參、CPLD電路設計、組裝步驟與注意事項    
肆、數位電子鐘程式碼
        
附錄一　數位電子乙級技術士技能檢定術科測試場地設備表      
附錄二　子電路板之電路圖、零件配置圖及蝕刻圖  
附錄三　母子電路板組裝圖    
附錄四　四位數多工顯示器之參考圖表暨材料表   
附錄五　鍵盤掃描裝置之參考圖表暨材料表     
附錄六　數位電子鐘之參考圖表暨材料表