verilog硬體描述語言實務(第二版)

第一章 數位邏輯電路設計簡介
1-1 數位邏輯電路之實現方法
1-2 數位電路設計流程

第二章 Verilog簡介
2-1 什麼是Verilog
2-2 Verilog程式設計流程
2-3 Verilog程式基本架構
2-4 模擬與測試平台

第三章 Verilog資料類型
3-1 邏輯準位與信號強度
3-2 連接線資料
3-3 暫存器資料
3-4 向量資料與多進制表示
3-5 數字資料
3-6 陣列與記憶體資料
3-7 參數

第四章 邏輯閘層次之敘述
4-1 基本邏輯閘
4-2 實例說明

第五章 資料流層次之敘述
5-1 assign連續指定
5-2 運算子
5-3 綜合範例

第六章 行為層次之敘述
6-1 always程序結構區塊
6-2 阻隔性與非阻隔性指定敘述
6-3 if－else敘述
6-4 case、casez與casex敘述
6-5 迴圈敘述

第七章 組合邏輯電路設計
7-1 何謂組合邏輯電路
7-2 一個設計範例(四位元2補數產生器)
7-3 程式範例

第八章 序向邏輯電路設計
8-1 何謂序向邏輯電路
8-2 一個設計範例
8-3 程式範例

第九章 模組化與階層化設計
9-1 模組化和階層化設計的觀念
9-2 模組例證
9-3 自訂邏輯電路
9-4 函數
9-5 任務

第十章 Verilog應用範例
10-1 去彈跳電路
10-2 BCD除頻器
10-3 使用蜂鳴器產生音階聲音
10-4 0到999之BCD上數計數器
10-5 時分秒計時器
10-6 七段多工顯示之時分秒計時器
10-7 電子骰子遊戲
10-8 鍵盤輸入
10-9 叫號機
10-10 三色點矩陣顯示器多工掃描
10-11 LCD液晶顯示模組
10-12 DAC數位類比轉換器

第十一章 編譯指令與系統任務
11-1 編譯指令
11-2 程序結構區塊與模擬用系統任務
11-3 檔案處理系統任務
11-4 產生重複性模擬信號

附錄 Xilinx ISE發展環境簡介
A-1 下載新版Xilinx ISE
A-2 安裝Xilinx ISE WebPACK
A-3 Xilinx ISE簡易操作說明