常建芳

本書介紹了4種基本時序路徑分析、時鐘約束、輸入/輸出延時約束、時序例外約束和其他時序約束。

本書共8章，第1章以生活場景時序例子開篇，介紹FPGA及Vivado編譯工具，闡述時序分析和約束意義，描述FPGA時序約束整體框架；第2章從建立/保持時間、啟動沿/鎖存沿等概念切入，分析4種基本時序路徑；第3章聚焦時鐘分析與約束，涵蓋主時鐘、抖動、不確定性、延時、虛擬時鐘和衍生時鐘約束等內容；第4章講述輸入/輸出延時約束，依次分析輸入延時約束和輸出延時約束；第5章闡述時序例外約束的意義，分析偽路徑約束、時鐘組約束、最大/最小延時約束、多周期路徑約束，說明其優先級和邏輯設計方法；第6章匯總其他時序約束，如Case Analysis、Disable Timing等；第7章設計簡單時序工程，涵蓋前幾章的時序路徑並進行約束；第8章總結時序約束技巧，分享作者學習歷程。

本書適合作為FPGA開發工程師和研究人員的參考書籍，尤其適合希望全面理解FPGA時序的開發者，也可以作為高等院校相關專業FPGA課程的教材。