FPGA數位積體電路設計實務：使用Verilog HDL與Xilinx ISE

●系統化設計方法：本書內容以系統化的方式建立一套完整數位系統之設計觀念，
　使讀者瞭解數位電路的設計方法，再分別使用繪製邏輯電路圖與撰寫Verilog程式碼實現相關數位
　電路之模組設計輸入，以啟發讀者的學習興趣，並加強數位系統之設計技術。
●循序漸進教材研習：本書將數位電路之模組設計加以分類，
　依照多模組整合設計之技術循序漸進，深入淺出，使讀者熟悉Verilog語言全貌，
　並帶領讀者進入以Verilog為主的各種相關設計領域，因此非常適合各層次的設計者參考使用。
●實作電路設計教學：在每一章節的實習範例裡，皆詳細說明相關數位電路之設計原理，
　搭配Xilinx ISE整合性軟體發展環境，提供step by step實作的學習過程，
　幫助讀者完成各種晶片之設計。本書分5個步驟來完成數位電路之實現：
　Verilog模組的撰寫、電路合成、電路驗證、電路實現，以及最後燒錄到實驗板。
●廣泛精采的內容：提供完整及充分的專題參考資料，並深度探討程式介面與邏輯合成的領域。

曾建勳

現職：崑山科技大學資訊工程系助理教授
學歷：澳洲科廷科技大學電機系通研所博士
專長：物理系統模擬、數位影像與訊號處理、小波轉換與應用、類神經網路系統設計、
　　　數位積體電路設計

蔣元隆

現職：崑山科技大學資訊工程系副教授
學歷：國立成功大學電機工程所博士
專長：超大規模集成電路計算機輔助設計、計算機科學

第1章 計算機輔助的數位系統設計與Verilog HDL
第2章 Xilinx ISE整合性合成環境軟體之簡介與操作
第3章 階層式模組的設計觀念
第4章 Verilog HDL的基本概論
第5章 組合邏輯閘層之結構性描述細論
第6章 資料流模式與時間控制描述細論
第7章 行為性描述電路細論
第8章 函數與任務
第9章 進階組合邏輯電路之設計
第10章 有限狀態機之設計
第11章 管線式電路之設計
第12章 專題製作相關之設計